NEC-5109

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-088076

(43) Date of publication of application: 30.03.1999

(51)Int.CI.

H03F 3/45

(21)Application number: 09-239798

(71)Applicant: NEC YAMAGATA LTD

(22)Date of filing:

04.09.1997


(72)Inventor: KATO FUMIHIKO

(54) OPERATIONAL AMPLIFIER

(57)Abstract:

PROBLEM TO BE SOLVED: To speedily provide an output rise signal or a output fall signal without increasing consumption current.

SOLUTION: An operational amplifier is provided with an N-type fieldeffect transistor M15 and a P-type fieldeffect transistor M16, which are individually connected to constant current sources I1 and I2 in parallel. The outputs of an input stage, which are inputted to the gates of the N-type field effect transistor M13 and the P-type field-effect transistor M14, in an output stage and bias current supplied to a differential transistor pair constituted of P-type field-effect transistors M5 and M6 and a differential transistor pair constituted of N-type field-effect transistors M1 and M2 in accordance with the level shift signal are individually controlled in parallel.



LEGAL STATUS

[Date of request for examination]

04.09.1997

[Date of sending the examiner's decision of

22.08.2000

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3338771

[Date of registration]

09.08.2002

[Number of appeal against examiner's decision

[Date of requesting appeal against examiner's

2000-14991

of rejection]

or rejection)

21.09.2000

decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) · (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-88076

(43)公開日 平成11年(1999) 3月30日

(51) Int.Cl.6

識別記号

FΙ

H03F 3/45 H03F 3/45 Α

請求項の数7 OL (全 16 頁) 審査請求 有

(21)出願番号

特願平9-239798

(22)出願日

平成9年(1997)9月4日

(71)出願人 390001915

山形日本電気株式会社

山形県山形市北町4丁目12番12号

(72)発明者 加藤 文彦

山形県山形市北町四丁目12番12号 山形日

本電気株式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 演算増幅器

(57)【要約】

【課題】消費電流を増加させず、速やかに上昇出力信号 あるいは下降出力信号を得る。

【解決手段】定電流源 I 1, I 2 に個別に並列接続され るN型電界効果トランジスタM15, P型電界効果トラ ンジスタM16を備え、出力段のN型電界効果トランジ スタM13、P型電界効果トランジスタM14のゲート に入力される入力段の出力, そのレベルシフト信号に対 応して、P型電界効果トランジスタM5, M6からなる 差動トランジスタ対、および、N型電界効果トランジス タM1. M2からなる差動トランジスタ対に供給する各 バイアス電流を個別に並列制御する。



【特許請求の範囲】

【請求項1】 定電流源と2つの出力端との間にそれぞ れ接続された2つのトランジスタから成りそれらの各制 御電極に2つの信号入力端子からそれぞれ信号入力し差 動増幅する差動トランジスタ対を有し前記2つの出力端 の一方から出力する入力段と、2つの電源端子と信号出 力端子との間にそれぞれ接続された互いに逆導電型の2 つの出力トランジスタを有し前記入力段の出力を入力し この信号をレベルシフトしたレベルシフト信号を生成し 前記入力段の出力または前記レベルシフト信号を前記2 つの出力トランジスタの制御電極に入力し前記信号出力 端子にプッシュプル動作で信号出力する出力段と、前記 入力段の出力および前記信号出力端子の間に接続された 容量とを備える演算増幅器において、前記入力段が、前 記定電流源と並列接続され前記入力段の出力または前記 レベルシフト信号に対応して前記差動トランジスタ対に 供給するバイアス電流を並列制御する並列制御手段を備 えることを特徴とする演算増幅器。

【請求項2】 前記入力段が、前記定電流源と逆極性で ある逆定電流源と、前記2つの出力端にそれぞれ出力接 20 続する2つの電流ミラー回路と、これら2つの電流ミラ 一回路の2つの入力と前記逆定電流源との間にそれぞれ 接続され前記差動トランジスタ対と逆導電型である2つ のトランジスタから成りそれらの各制御電極に前記2つ の信号入力端子からそれぞれ信号入力し差動増幅する逆 導電型差動トランジスタ対とを備え、前記並列制御手段 が、前記逆定電流源、前記定電流源に個別に並列接続さ れ前記入力段の出力または前記レベルシフト信号に対応 して前記逆導電型差動トランジスタ対、前記差動トラン ジスタ対に供給する各バイアス電流を個別に並列制御す る、請求項1記載の演算増幅器。

【請求項3】 前記並列制御手段が、前記信号出力端子 の電位が前記各電源端子の電位と同等であるとき不活性 化される、請求項1または2記載の演算増幅器。

【請求項4】 前記並列制御手段が、前記定電流源また は前記逆定電流源と並列に接続され前記入力段の出力ま たは前記レベルシフト信号を制御電極に入力するトラン ジスタを備える、請求項1,2または3記載の演算増幅 器。

【請求項5】 前記並列制御手段が、前記入力段の出力 または前記レベルシフト信号に対応して変化する電流を 入力し前記定電流源または前記逆定電流源と並列に電流 出力する電流ミラー回路を備える、請求項1,2,3ま たは4記載の演算増幅器。

【請求項6】 前記出力段および前記並列制御手段にお いて、前記入力段の出力または前記レベルシフト信号を 制御電極に入力するトランジスタのみを電界効果トラン ジスタまたはバイポーラトランジスタで構成した、請求 項1~5記載の演算増幅器。

【請求項7】

された回路から成る、請求項1~6記載の演算増幅器。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は演算増幅器に関し、 特に広出力レンジの出力段をもつ演算増幅器に関する。 [0002]

【従来の技術】この種の従来の演算増幅器の1つとし て、広レンジの入出力が可能であり且つ大きな負荷を駆 動するための演算増幅器があり、本発明者が既に特開平 8-204470号公報などで提案している。図8は、 この従来の演算増幅器の構成例を示す回路図である。

【0003】図8を参照すると、この従来の演算増幅器 は、大きく分割すると、信号入力端子1,2の信号を入 力し差動増幅する入力段と、出力信号端子3を駆動し信 号出力する出力段とから構成されている。

【0004】入力段は、ソースが共通に接続され、ゲー トがそれぞれ信号入力端子1,2に接続され差動トラン ジスタ対を構成するN型電界効果トランジスタM2、M 1と、N型電界効果トランジスタM1, M2の共通接続 されたソースおよび低位側電源端子4の間に接続された 第1の定電流源I1と、ゲートおよびドレインがN型電 界効果トランジスタM1のドレインに接続され、ソース が高位側電源端子5に接続されたP型電界効果トランジ スタM3と、ソースが高位側電源端子5に接続され、ゲ ートがP型電界効果トランジスタM3のゲートおよびド レインに接続され、ドレインがN型電界効果トランジス タM2のドレインに接続されたP型電界効果トランジス タM4とを備え、さらに、ソースが共通に接続され、ゲ ートがそれぞれ信号入力端子1,2に接続され差動トラ ンジスタ対を構成するP型電界効果トランジスタM5. M6と、P型電界効果トランジスタM5, M6の共通接 続されたソースおよび高位側電源端子5の間に接続され た第2の定電流源 12と、ゲートおよびドレインが P型 電界効果トランジスタM5のドレインと接続され、ソー スが低位側電源端子4に接続されたN型電界効果トラン ジスタM7と、ゲートおよびドレインがP型電界効果ト ランジスタM6のドレインと接続され、ソースが低位側 電源端子4に接続されたN型電界効果トランジスタM8 と、N型電界効果トランジスタM7とカレントミラー接 続され、ドレインがP型電界効果トランジスタM3のド レインに接続されたN型電界効果トランジスタM9と、 N型電界効果トランジスタM8とカレントミラー接続さ れ、ドレインがP型電界効果トランジスタM4のドレイ ンに接続されたN型電界効果トランジスタM10とを備 えている。

【0005】出力段は、ソースを高位側電源端子5に接 続し、ゲートをP型電界効果トランジスタM4, N型電 界効果トランジスタM 2, N型電界効果トランジスタM 10の各ドレインに接続した、P型電界効果トランジス 前記入力段および前記出力段が相補構成 50·夕M11およびP型電界効果トランジスタM13と、N

子1に印加される電圧が低い場合、差動トランジスタ対 を構成する電界効果トランジスタM2のドレインからの 入力段の出力が高くなり、出力段のP型電界効果トラン ジスタM11, M13のゲート電圧は、高くなる。この

時、P型電界効果トランジスタM13を通り出力端子3 へ高位側電源端子5から流れる電流は、非常に小さくな る。同時に、P型電界効果トランジスタM11のドレイ

ンと第3の定電流源I3との接続点の電位、即ち、P型 電界効果トランジスタM12のゲート電圧は、低くな

ンと第4の定電流源 I 4との接続点の電位、即ちレベル シフト信号であるP型電界効果トランジスタM14のゲ ート電圧は、高くなる。すると、N型電界効果トランジ スタM14を通り出力端子3から低位側電源端子4に流 れる電流は、非常に大きくなる。

【0011】ここで、N型電界効果トランジスタM14 を流れる電流は大きく、P型電界効果トランジスタM1 3を流れる電流は遮断されている状態であるから、信号 出力端子3の電位を速やかに下降させることができる。 【0012】この従来の演算増幅器において、信号出力

端子3の電位は、高位側電源端子5からのP型電界効果 トランジスタM13のドレインおよびソース間の電圧分 が下がった電位から、低位側電源端子4からのN型電界 効果トランジスタM14のドレインおよびソース間の電 圧分上がった電位まで出力でき、広出力レンジの出力段 が可能となる。

【0013】また、平衡状態時にP型電界効果トランジ スタM13, N型電界効果トランジスタM14を流れる アイドリング電流は、P型電界効果トランジスタM11 とP型電界効果トランジスタM13とのサイズ比および 第3の定電流源Ⅰ3に流す電流により決まる。例えば、 第3の定電流源Ⅰ3に流す電流をⅠ(μ A)とし、P型電 界効果トランジスタM11,M13のサイズ比を1:2 とすると、その時のP型電界効果トランジスタM13お よびN型電界効果トランジスタM14を流れるアイドリ ング電流は、2 I (μ A)となる。

【0014】以上のように、図8に示す回路では、広入 カレンジおよび広出力レンジが可能であり且つ信号出力 端子3の電位の上昇あるいは下降を速やかに行うことが 40 できる演算増幅器が得られる。

[0015]

【発明が解決しようとする課題】この演算増幅器の立ち 上がり、立ち下がり電圧のスルーレート d V 0 / d t は、演算増幅器の性能を示す一つのパラメータであり、 大まかに、式dV₀/dtli/Cで表され、この値が 大きいと、出力信号端子をより速やかに上昇あるいは下 降できることを示す。ここで、変数 I i は、入力段の差 動トランジスタ対に定電流源により供給するバイアス電 流である。また、変数Cは、演算増幅器の高周波特性の 【0010】また、信号入力端子2に対して信号入力端 50 劣化を防ぐための位相補償容量であり、好ましくは、図

型電界効果トランジスタM11および低位側電源端子4 の間に接続された第3の定電流源 13と、ソースを高位 側電源端子5に接続し、ゲートをP型電界効果トランジ スタM11のドレインと第3の定電流源との接続部に接 続された、P型電界効果トランジスタM12と、ソース を低位側電源端子4に接続し、ゲートをP型電界効果ト ランジスタM12の第4の定電流源との接続部に接続さ れた、N型電界効果トランジスタM14とを備え、P型 電界効果トランジスタM13およびN型電界効果トラン ジスタM14のドレインを、出力信号端子3に接続して 10 る。すると、P型電界効果トランジスタM12のドレイ いる。

【0006】次に、この従来の演算増幅器の動作につい て説明する。

【0007】この従来の演算増幅器は、N型電界効果ト ランジスタM1,M2からなる差動トランジスタ対とP 型電界効果トランジスタM5, M6からなる差動トラン ジスタ対とを並列に構成した広入力レンジの入力段を備 え、P型電界効果トランジスタM2のドレイン端子の信 号が、入力段の出力として、出力段に出力される。出力 段において、この入力段の出力は、P型電界効果トラン 20 ジスタM13のゲートに入力され、信号入力端子1,2 にそれぞれ印加される信号電圧の割合に応じてゲート電 圧を変化させ、同時に、P型電界効果トランジスタM1 1, P型電界効果トランジスタM12を介してレベルシ フトされ、このレベルシフト信号が、N型電界効果トラ ンジスタM14のゲートに入力され、そのゲート電圧を 同時変化させる。これら電界効果トランジスタM13, 14の各ゲート電圧変化に応じ、出力端子3の電位が速 やかに上昇あるいは下降する。

【0008】例えば、信号入力端子2に対して信号入力 端子1に印加される電圧が高い場合、差動トランジスタ 対を構成する電界効果トランジスタM2のドレインから の入力段の出力が低くなり、出力段のP型電界効果トラ ンジスタM11,M13のゲート電圧は、低くなる。こ の時、P型電界効果トランジスタM13を通り出力端子 3 へ高位側電源端子 5 から流れる電流は、非常に大きく なる。同時に、P型電界効果トランジスタM11のドレ インと第3の定電流源13との接続点の電位、即ち、P 型電界効果トランジスタM12のゲート電圧は、高くな る。すると、P型電界効果トランジスタM12のドレイ ンと第4の定電流源 I-4との接続点の電位、即ちレベル シフト信号であるP型電界効果トランジスタM14のゲ ート電圧は、低くなる。すると、N型電界効果トランジ スタM14を通り出力端子3から低位側電源端子4に流 れる電流は、非常に小さくなる。

【0009】ここで、P型電界効果トランジスタM13 を流れる電流は大きく、N型電界効果トランジスタM1 4を流れる電流は遮断されている状態であるから、信号 出力端子3の電位を速やかに上昇させることができる。

5

8におけるP型電界効果トランジスタM13のゲートおよびドレイン間に接続される。

【0016】上式からも解るように、演算増幅器のスルーレートは、入力段に流すバイアス電流に大きく依存している。このため、現状の構成では、スルーレートを大きくし、より早い上昇出力信号、下降出力信号を得ようとするならば、入力段の差動トランジスタ対に供給するバイアス電流、つまり、図8に於いての第1の定電流源 I1の値と第2の定電流源I2の値とを大きくしてやる必要がある。しかし、その場合は、演算増幅器全体としての消費電流が増加してしまう。

【0017】従って、本発明の目的は、広出力レンジで、消費電流を変えずに、従来よりも速い上昇出力信号あるいは下降出力信号を得ることができる演算増幅器を提供することにある。

[0018]

【課題を解決するための手段】そのために、本発明は、 定電流源と2つの出力端との間にそれぞれ接続された2 つのトランジスタから成りそれらの各制御電極に2つの 信号入力端子からそれぞれ信号入力し差動増幅する差動 20 トランジスタ対を有し前記2つの出力端の一方から出力 する入力段と、2つの電源端子と信号出力端子との間に それぞれ接続された互いに逆導電型の2つの出力トラン ジスタを有し前記入力段の出力を入力しこの信号をレベ ルシフトしたレベルシフト信号を生成し前記入力段の出 力または前記レベルシフト信号を前記2つの出力トラン ジスタの制御電極に入力し前記信号出力端子にプッシュ プル動作で信号出力する出力段と、前記入力段の出力お よび前記信号出力端子の間に接続された容量とを備える 演算増幅器において、前記入力段が、前記定電流源と並 30 列接続され前記入力段の出力または前記レベルシフト信 号に対応して前記差動トランジスタ対に供給するバイア ス電流を並列制御する並列制御手段を備えている。

【0019】また、前記入力段が、前記定電流源と逆極性である逆定電流源と、前記2つの出力端にそれぞれ出力接続する2つの電流ミラー回路と、これら2つの電流ミラー回路の2つの入力と前記逆定電流源との間にそれぞれ接続され前記差動トランジスタ対と逆導電型である2つのトランジスタから成りそれらの各制御電極に前記2つの信号入力端子からそれぞれ信号入力し差動増幅する逆導電型差動トランジスタ対とを備え、前記並列制御手段が、前記逆定電流源、前記定電流源に個別に並列接続され前記入力段の出力または前記レベルシフト信号に対応して前記逆導電型差動トランジスタ対、前記差動トランジスタ対に供給する各バイアス電流を個別に並列制御している。

【0020】また、前記並列制御手段が、前記信号出力端子の電位が前記2つの電源端子の電位と同等であるとき不活性化される。

【0021】また、前記並列制御手段が、前記定電流源 50 作について説明する。

5回で放体され 発記す

または前記逆定電流源と並列に接続され前記入力段の出力または前記レベルシフト信号を制御電極に入力するトランジスタを備えている。

【0022】また、前記並列制御手段が、前記入力段の 出力または前記レベルシフト信号に対応して変化する電 流を入力し前記定電流源または前記逆定電流源と並列に 電流出力する電流ミラー回路を備えている。

【0023】また、前記出力段および前記並列制御手段において、前記入力段の出力または前記レベルシフト信号を制御電極に入力するトランジスタのみを電界効果トランジスタまたはバイポーラトランジスタで構成している。

【0024】さらに、前記入力段および前記出力段が相補構成された回路から構成されている。

[0025]

【発明の実施の形態】次に、本発明の実施の形態を図面を参照して説明する。図1は、本発明の演算増幅器の実施形態1を示す回路図である。

【0026】図1を参照すると、本実施形態に係わる演算増幅器は、大きく分割すると、信号入力端子1,2の信号を入力し差動増幅する入力段と、出力信号端子3を駆動し信号出力する出力段と、入力段の出力および出力信号端子3の間に接続された容量C1とから構成されている。本実施形態の演算増幅器は、図8の従来の演算増幅器と比較すると、容量C1が追加されると共に、N型電界効果トランジスタM15およびP型電界効果トランジスタM16が入力段に追加されたものである。これら電界効果トランジスタM15,M16および容量C1以外の構成は、従来と同様であり、重複説明を省略する。

【0027】入力段のN型電界効果トランジスタM15は、第1の定電流源I1と並列に接続され、ゲートを出力段のN型電界効果トランジスタM14のゲートに接続し、出力段のN型電界効果トランジスタM14のゲートに入力されるレベルシフト信号により、N型電界効果トランジスタM1,M2からなる差動トランジスタ対に供給するバイアス電流を並列制御する。

【0028】入力段のP型電界効果トランジスタM16 は、第2の定電流源I2と並列に接続され、ゲートを出 力段のP型電界効果トランジスタM13のゲートに接続 し、出力段のP型電界効果トランジスタM13のゲート に入力される入力段の出力により、P型電界効果トラン ジスタM5,M6からなる差動トランジスタ対に供給す るバイアス電流を並列制御する。

【0029】容量C1は、演算増幅器の高周波特性の劣化を防ぐために使用される位相補償容量である。この位相補償容量C1は、入力段の出力および出力信号端子3の間に、好ましくは、P型電界効果トランジスタM13のゲートおよびドレイン間に接続される。

【0030】次に、本実施形態に係わる演算増幅器の動作について説明する。

【0031】本実施形態に係わる演算増幅器は、図8の 従来の演算増幅器と同じく、N型電界効果トランジスタ M1, M2からなる差動トランジスタ対とP型電界効果 トランジスタM5, M6からなる差動トランジスタ対と を並列に構成した広入力レンジの入力段を備え、出力段 において、信号入力端子1,2にそれぞれ印加される信 号電圧の割合に応じて、入力段の出力およびそのレベル シフト信号により、電界効果トランジスタM13、14 の各ゲートのゲート電圧を同時変化させる。これら電界 効果トランジスタM13,14の各ゲート電圧変化に応 じ、出力端子3の電位が速やかに上昇あるいは下降す

【0032】この出力段の動作は、図8の従来の演算増 幅器の出力段の動作と同じであり、従来と同様に、広出 カレンジの出力段が可能であり、平衡状態時にP型電界 効果トランジスタM13およびN型電界効果トランジス タM14を流れるアイドリング電流は、P型電界効果ト ランジスタM11, M13のサイズ比および第3の定電 流源 I 3 に流す電流により決まる。

【0033】さらに、本実施形態では、信号入力端子2 に対して信号入力端子1に印加される電圧が高い場合、 差動トランジスタ対を構成する電界効果トランジスタM 2のドレインからの入力段の出力が低くなり、出力段の P型電界効果トランジスタM11, M13のゲート電圧 が低くなると同時に、入力段のP型電界効果トランジス タM16のゲート電圧も低くなる。このことは、P型電 界効果トランジスタM16に大きな電流を流すことにな る。つまり、入力段に流れる電流が出力信号端子3の上 昇期間だけ大きくなることを意味する。従って、式 d V o / d t I/Cの変数 I が大きくなることであるか ら、一時的に大きなスルーレートを得ることができる。 さらに、平衡状態時には、P型電界効果トランジスタM 11, M13, M16のゲート電圧は元の状態に戻るた めに、消費電流は大きくならない。

【0034】同様に、信号入力端子2に対して信号入力 端子1に印加される電圧が低い場合、差動トランジスタ 対を構成する電界効果トランジスタM2のドレインから の入力段の出力が高くなり、出力段において、そのレベ ルシフト信号が高くなり、即ちN型電界効果トランジス タM14のゲート電圧が高くなると同時に、入力段のN 型電界効果トランジスタM15のゲート電圧も高くな る。このことはN型電界効果トランジスタM15に大き な電流を流すことになる。つまり、入力段に流れる電流 が出力信号端子3の下降期間だけ大きくなることを意味 する。従って、式 d Vo / d t li/Cの変数 liが 大きくなることであるから、一時的に大きなスルーレー トを得ることができる。さらに、平衡状態時には、N型 電界効果トランジスタM14、M15のゲート電圧は元 の状態に戻るために、消費電流は大きくならない。

【0035】以上説明したように、本実施形態の演算増 50 の割合に応じてゲート電圧を変化させ、同時に、P型電

幅器では、消費電流を増加させず、広入力レンジおよび 広出力レンジが可能であり、信号出力端子3の電位の上 昇あるいは下降を従来より速やかに行える。

【0036】図2は、本発明の演算増幅器の実施形態2 を示す回路図である。図2において、実施形態1の説明 に参照した図1と同一の機能を有する要素には、同一の 参照符号が付されている。以下では、本実施形態を、主 に実施形態1との相違点について説明する。

【0037】図2を参照すると、本実施形態が実施形態 1と相違する点は、出力段において、電界効果トランジ スタM12の導電型をN型からP型に置き換え、これに 伴い、第4の定電流源 I 4を実施形態 1 と逆極性とした 点にある。即ち、第4の定電流源I4は、電流吐き出し 型とされ、電界効果トランジスタM12のドレインと高 位側端子5との間に挿入される。このような回路構成か らなる本実施形態の演算増幅器は、演算増幅器としての 基本的な動作において実施形態1と同様とされ、消費電 流を増加させず、広入力レンジおよび広出力レンジが可 能であり、信号出力端子3の電位の上昇あるいは下降を 従来よりも速やかに行える。

【0038】図3は、本発明の演算増幅器の実施形態3 を示す回路図である。図3において、実施形態1の説明 に参照した図1と同一又は同等の機能を有する要素には 同一の参照符号が付されてる。

【0039】図3を参照すると、本実施形態が実施形態 1と相違する点は、出力段において、ドレインおよびゲ ート端子をP型電界効果トランジスタM11のドレイン 端子に接続し、ソース端子を高位側電源端子5に接続し たP型電界効果トランジスタM17を付加した点であ 30 る。この回路構成で演算増幅器としての機能は基本的に 実施形態1と同様となるが、本実施形態においては、P 型電界効果トランジスタM12のゲート端子は低インピ ーダンスとなるため、高周波域での周波数特性が向上す る。

【0040】図4は、本発明の演算増幅器の実施形態4 を示す回路図である。図4を参照すると、本実施形態の 演算増幅器は、出力段において、図2に示す実施形態2 の演算増幅器における第3の定電流源13を、図4のN 型電界効果トランジスタM12に置き換えた構成に相当 40 する。このN型電界効果トランジスタM12は、ソース を低位側電源端子4に接続しゲートおよびドレインをP 型電界効果トランジスタM11のドレインに接続し、次 段のN型電界効果トランジスタM13と共にカレントミ ラー回路を構成する。他の回路構成は、図2の実施形態 2の演算増幅器と同じであり、重複説明を省略する。

【0041】次に、本実施形態の演算増幅器の動作につ いて簡単に説明すると、出力段において、入力段の出力 は、P型電界効果トランジスタM14のゲートに入力さ れ、信号入力端子1,2にそれぞれ印加される信号電圧

10

界効果トランジスタM111およびカレントミラー接続のN型電界効果トランジスタM12,M13を介してレベルシフトされ、レベルシフト信号として、N型電界効果トランジスタM15のゲートに入力され、そのゲート電圧を同時変化させる。これら電界効果トランジスタM14,15の各ゲート電圧変化に応じ、出力端子3の電位が速やかに上昇あるいは下降する。他の動作は、図2の実施形態2の演算増幅器と同じであり、重複説明を省略する。

【0042】また、本実施形態では、平衡状態時にP型 10電界効果トランジスタM14、N型電界効果トランジスタM15を流れるアイドリング電流は、P型電界効果トランジスタM11,M14のサイズ比、N型電界効果トランジスタM12,13のサイズ比、および、第3の定電流源13に流す電流により決まる。

【0043】本実施形態の演算増幅器においても、消費 電流を増加させず、広入力レンジおよび広出力レンジが 可能であり、信号出力端子3の電位の上昇あるいは下降 を従来よりも速やかに行える。

【0044】図5は、本発明の演算増幅器の実施形態5を示す回路図である。図5を参照すると、本実施形態に係わる演算増幅器は、大きく分割すると、信号入力端子1,2の信号を入力し差動増幅する入力段と、出力信号端子3を駆動し信号出力する出力段と、入力段の出力および出力信号端子3の間に接続された容量C1とから構成されている。入力段以外は、図1の実施形態1の演算増幅器と同じであり、重複説明を省略する。

【0045】本実施形態の演算増幅器の入力段は、ソー スが共通に接続され、ゲートがそれぞれ信号入力端子 1,2に接続され差動トランジスタ対を構成するN型電 界効果トランジスタM2, M1と、N型電界効果トラン ジスタM1, M2の共通接続されたソースと低位側電源 端子4との間に接続された第1の定電流源11と、ゲー トおよびドレインがN型電界効果トランジスタM1のド レインと接続され、ソースが高位側電源端子 5 に接続さ れたP型電界効果トランジスタM3と、ソースが高位側 電源端子5に接続され、ゲートがP型電界効果トランジ スタM3のゲートおよびドレインに接続され、ドレイン がN型電界効果トランジスタM2のドレインに接続され たP型電界効果トランジスタM4とを備え、さらに、第 1の定電流源 11と並列に接続され、ゲートを出力段の N型電界効果トランジスタM8のゲートに接続し、出力 段のN型電界効果トランジスタM8のゲートに入力され るレベルシフト信号により、N型電界効果トランジスタ M1、M2からなる差動トランジスタ対に供給するバイ アス電流を並列制御するN型電界効果トランジスタM9 と、ソースを高位側電源端子5に接続し、ゲートが出力 段のP型電界効果トランジスタM5およびM7のゲート に接続されたP型電界効果トランジスタM10と、ソー

をP型電界効果トランジスタM10のドレインに接続したN型電界効果トランジスタM11と、ソースを低位側電源端子4に接続し、ゲートがN型電界効果トランジスタM11のゲートおよびドレインにカレントミラー接続され、ドレインがN型電界効果トランジスタM1,M2の共通接続されたソースに接続されたN型電界効果トランジスタM12とを備えている。

【0046】次に、本実施形態に係わる演算増幅器の動作について説明する。

【0047】本実施形態の演算増幅器は、N型電界効果トランジスタM1, M2により差動トランジスタM2のドレイン端子の信号が、入力段の出力として、出力段に出力される。出力段において、この入力段の出力は、P型電界効果トランジスタM7のゲートに入力され、信号入力端子1,2にそれぞれ印加される信号電圧の割合に応じてゲート電圧を変化させ、同時に、P型電界効果トランジスタM5,M6を介してレベルシフトされ、このレベルシフト信号が、N型電界効果トランジスタM8のゲートに入力され、そのゲート電圧を同時変化させる。これら電界効果トランジスタM7,M8の各ゲート電圧変化に応じ、出力端子3の電位が速やかに上昇あるいは下降する。

【0048】この出力段の動作は、図8の従来の演算増幅器の出力段の動作と同じであり、従来と同様に、広出力レンジの出力段が可能であり、平衡状態時にP型電界効果トランジスタM13およびN型電界効果トランジスタM14を流れるアイドリング電流は、P型電界効果トランジスタM11、M13のサイズ比および第3の定電流源13に流す電流により決まる。

【0049】さらに、本実施形態では、信号入力端子2に対して信号入力端子1に印加される電圧が高い場合、差動トランジスタ対を構成する電界効果トランジスタM2のドレインからの入力段の出力が低くなり、出力段のP型電界効果トランジスタM5,M7のゲート電圧は低くなると同時に、入力段のP型電界効果トランジスタM10に流れる電流が大きくなり、その電流は、N型電界効果トランジスタM11にも流れる。さらに、N型電界効果トランジスタM12とN型電界効果トランジスタM12とN型電界効果トランジスタM12とN型電界効果トランジスタM12とN型電界効果トランジスタM12とN型電界効果トランジスタM12とも大きな電流が流れる。従って、式dV0/dt Ii/Cの変数Iiが大きくなることであるから、一時的に大きなスルーレートを得ることができる。

アス電流を並列制御するN型電界効果トランジスタM9 と、ソースを高位側電源端子5に接続し、ゲートが出力 段のP型電界効果トランジスタM5およびM7のゲート に接続されたP型電界効果トランジスタM10と、ソースを低位側電源端子4に接続し、ゲートおよびドレイン 50 に分して信号入力端子2に対して信号入力端子1に印加される電圧が低い場合、差動トランジスタ 対を構成する電界効果トランジスタM2のドレインからの入力段の出力が高くなり、出力段において、そのレベスを低位側電源端子4に接続し、ゲートおよびドレイン 50 ルシフト信号が高くなり、N型電界効果トランジスタM

12

8のゲート電圧は高くなる。同時に、入力段のN型電界効果トランジスタM9のゲート電圧も高くなる。このことはN型電界効果トランジスタM9を大きな電流を流すことになる。つまり入力段に流れる電流が出力信号端子3の下降期間だけ大きくなることを意味する。従って、式 dV_0 / dtIi / C の変数Ii が大きくなることであるから、一時的に大きなスルーレートを得ることができる。

【0051】以上説明したように、本実施形態の演算増幅器は、消費電流を増加させず、広出力レンジが可能であり、信号出力端子3の電位の上昇あるいは下降を従来よりも速やかに行える。

【0052】また、本実施形態の演算増幅器の出力段は、実施形態1の演算増幅器の出力段と同じであるが、上述の他の各実施形態2~4の演算増幅器の出力段と本実施形態の演算増幅器の入力段とを組み合わせた変形例も、本実施形態の演算増幅器と同様に、消費電流を増加させず、広出力レンジが可能であり、信号出力端子3の電位の上昇あるいは下降を従来よりも速やかに行えることは明らかである。

【0053】図6は、本発明の演算増幅器の実施形態6を示す回路図である。図6において、実施形態1の説明に参照した図1と同一又は同等の機能を有する要素には同一の参照符号が付されている。以下では、本実施形態を、実施形態1との相違点について説明する。

【0054】図6を参照して、本実施形態が実施形態1と相違する点は、P型電界効果トランジスタM11, M13, M16の代わりにPNP型バイポーラトランジスタQ11, Q13, Q16を用い、N型電界効果トランジスタM14, M15の代わりにNPN型バイポーラトランジスタQ14, Q15を用いた構成にした点にある。

【0055】この構成で、電界効果トランジスタの場合もバイポーラトランジスタの場合も、演算増幅器としての機能の差が無いため、基本的な動作は実施形態1と同様なものとなる。一般的に、バイポーラトランジスタの方が電界効果トランジスタに比べ相互コンダクタンスが大きいため、立上り時間または立下り時間は、電界効果トランジスタに比べて小さくなる可能性がある。

【0056】また、本実施形態の演算増幅器は、実施形態1の演算増幅器の入力段の並列制御手段および出力段において、入力段の出力またはそのレベルシフト信号を制御電極に入力するトランジスタのみをバイポーラトランジスタで構成する演算増幅器である。同様に、本実施形態の演算増幅器の変形例として、上述の他の各実施形態2~5の演算増幅器の入力段の並列制御手段および出力段において、入力段の出力またはそのレベルシフト信号を制御電極に入力するトランジスタのみをバイポーラトランジスタで構成し、本実施形態の演算増幅器と同様の効果を得ることが可能である。

【0057】図7は、本発明の演算増幅器の実施形態7を示す回路図である。図7において、実施形態1の説明に参照した図1と同一又は同等の機能を有する要素には同一の参照符号が付されている。以下では、本実施形態を、実施形態1との相違点について説明する。

【0058】図7を参照すると、本実施形態が実施形態 1と相違する点は、信号出力端子3にゲートを接続した N型電界効果トランジスタM17,P型電界効果トラン ジスタM18が追加され、N型電界効果トランジスタM 10 17,M15の直列接続回路が第1の定電流源I1に並 列接続され、P型電界効果トランジスタM18,M16 の直列接続回路が第2の定電流源I2に並列接続されて いる点のみである。

【0059】N型電界効果トランジスタM17,M15の直列接続回路は、信号出力端子3の電位が低位側電源端子4の電位と同等であるとき不活性化される。また、それ以外のとき活性化されて、出力段のN型電界効果トランジスタM14のゲートに入力されるレベルシフト信号により、N型電界効果トランジスタM1,M2からなる差動トランジスタ対に供給するバイアス電流を並列制御する。

【0060】 P型電界効果トランジスタM18, M16 の直列接続回路は、信号出力端子3の電位が高位側電源端子5の電位と同等であるとき不活性化される。また、それ以外のとき活性化されて、出力段のP型電界効果トランジスタM13のゲートに入力される入力段の出力により、P型電界効果トランジスタM5, M6からなる差動トランジスタ対に供給するバイアス電流を並列制御する。

30 【0061】本実施形態の演算増幅器は、信号出力端子 3の電位が低位側電源端子4または高位側電源端子5の 電位と同等であるとき、信号入力端子1,2の電位によ り各差動トランジスタ対を介して入力段に流れる貫通電 流を防止できる。

【0062】また、本実施形態の演算増幅器は、実施形態1の演算増幅器における電界効果トランジスタM15,M16から成る各並列制御手段を、信号出力端子3の電位が電源端子4または5の電位と同等であるとき不活性化する各並列制御手段に置き換えた演算増幅器である。同様に、本実施形態の演算増幅器の変形例として、上述の他の各実施形態2~6の演算増幅器の各並列制御手段を、信号出力端子3の電位が電源端子4または5の電位と同等であるとき不活性化する各並列制御手段に置き換え、本実施形態の演算増幅器と同様の効果を得ることが可能である。

【0063】なお、上述の各実施形態1~7の演算増幅器の各変形例として、各トランジスタの導電型、各定電流源の極性などを逆にし相補構成した回路により、同様の効果が得られる演算増幅器を実現できることは明らかである。

である。 【図3】本発明の演算増幅器の実施形態3を示す回路図

14

【0064】また、上述の各実施形態1~7の演算増幅 器において、電界効果トランジスタにより差動トランジ スタ対を構成した入力段について説明してきたが、バイ ポーラトランジスタにより差動トランジスタ対を構成す る入力段により、同様の効果が得られる演算増幅器を実 現できることも明らかである。

【図4】本発明の演算増幅器の実施形態4を示す回路図 である。

[0065]

【図5】本発明の演算増幅器の実施形態5を示す回路図

【発明の効果】以上説明したように、本発明による演算 増幅器は、差動トランジスタ対に供給するバイアス電流 を定電流源と並列に制御することにより、広入力レン ジ、広出力レンジで動作でき、消費電力を増加させず に、信号出力端子の立上り時間、および立下り時間を従 来よりも速くできる。具体的には、従来の演算増幅器と 同値の送付電流で、2倍以上のスルーレートを得ること ができる。

【図6】本発明の演算増幅器の実施形態6を示す回路図 である。

【0066】また、定電流源との並列制御により、平衡 状態時および信号変化時のバイアス電流値を独立に設計 でき、回路設計が容易になるなどの効果がある。

10 【図7】本発明の演算増幅器の実施形態7を示す回路図 である。

【図8】従来の演算増幅器の構成例を示す回路図であ る。

【図面の簡単な説明】 【図1】本発明の演算増幅器の実施形態1を示す回路図 20 Q11~Q16 バイポーラトランジスタ

【符号の説明】

1, 2 信号入力端子

信号出力端子


4,5 電源端子


I1~I4 定電流源


 $M1 \sim M18$ 電界効果トランジスタ


C1 位相補償容量


【図2】本発明の演算増幅器の実施形態2を示す回路図











•

